求FPGA解决方案

darua
清晨 2021-11-14 字数 134

需要FPGA带AD,DA,AD需要24位,可以自己写PID算法的通用板卡。

NI调研有这种卡,但是最近疫情,交付居然要4个月以后。

不知道国产有没有替代品。

Circuit 电路设计与调试
1 个Like
20 个回复
wkt
~~~ 2021-11-14

这个为什么要fpga? 用个单片机就行了

【 在 darua 的大作中提到: 】

: 需要FPGA带AD,DA,AD需要24位,可以自己写PID算法的通用板卡。

: NI调研有这种卡,但是最近疫情,交付居然要4个月以后。

: 不知道国产有没有替代品。

: ...................

PrimeTime
static timing analysis 2021-11-14

一个fpga外挂一个ad不行么?

【 在 darua (清晨) 的大作中提到: 】

: 需要FPGA带AD,DA,AD需要24位,可以自己写PID算法的通用板卡。

: NI调研有这种卡,但是最近疫情,交付居然要4个月以后。

: 不知道国产有没有替代品。

: ...................

darua
清晨 2021-11-15

我们需要这个过程特别快。

AD-fpga-DA 这个速度在微秒级完成。

Fpga还需要完成简单的算法运算。

【 在 wkt (~~~) 的大作中提到: 】

: 这个为什么要fpga? 用个单片机就行了

wkt
~~~ 2021-11-15

你先了解一下迟钝的24位AD的转换时间和延迟吧

【 在 darua 的大作中提到: 】

: 我们需要这个过程特别快。

: AD-fpga-DA 这个速度在微秒级完成。

: Fpga还需要完成简单的算法运算。

: ...................

xZzz
游来游去 2021-11-15

我们有这个卡,自己在用。

你们是基于labview开发fpga还是自己写verilog?

【 在 darua 的大作中提到: 】

: 需要FPGA带AD,DA,AD需要24位,可以自己写PID算法的通用板卡。

: NI调研有这种卡,但是最近疫情,交付居然要4个月以后。

: 不知道国产有没有替代品。

: ...................

lichen867
雨田 2021-11-15

哈哈哈,24位,微秒。。。。吓尿了

【 在 wkt 的大作中提到: 】

: 你先了解一下迟钝的24位AD的转换时间和延迟吧

: ...................

relay
wei 2021-11-16

FPGA端口到端口的延时做到微秒差不多,24位的ADC转换时间微秒级别,这个就太夸张了。

PrimeTime
static timing analysis 2021-11-16

AD4134可以看一下,24b 1.5MSPS

【 在 relay (wei) 的大作中提到: 】

: 标  题: Re: 求FPGA解决方案

: 发信站: 水木社区 (Tue Nov 16 09:15:04 2021), 站内

: FPGA端口到端口的延时做到微秒差不多,24位的ADC转换时间微秒级别,这个就太夸张了。

: --

wkt
~~~ 2021-11-16

既然要微妙级的控制  用24bit abc就是完全错误的   24bit adc一般转换率低 延迟大  即便达到最大输出率  有到4Msps的  但根本远远远远到不了24bit

【 在 PrimeTime 的大作中提到: 】

: AD4134可以看一下,24b 1.5MSPS

liaoxuxu
haohanxianshenn 2021-11-16

不可能,24位AD一定是xigema-delta变换,要很多采样点才能出一个AD值,DA同样

【 在 darua 的大作中提到: 】

: 我们需要这个过程特别快。

: AD-fpga-DA 这个速度在微秒级完成。

: Fpga还需要完成简单的算法运算。

: ...................

xgliu980701
蜗牛 2021-11-19

有SAR型的24bit,几百ns,就是贵

【 在 wkt 的大作中提到: 】

: 你先了解一下迟钝的24位AD的转换时间和延迟吧

xgliu980701
蜗牛 2021-11-19

还是有的

【 在 liaoxuxu 的大作中提到: 】

: 不可能,24位AD一定是xigema-delta变换,要很多采样点才能出一个AD值,DA同样

liaoxuxu
haohanxianshenn 2021-11-19

到目前为止ADI、TI等大拿出的24位、32位ADC都是xegma-delta变换,如果单点就要得到24位甚至32位值,得需要多高的信噪比?当然了,要是自己做一个SAR转换器,100位都可以,但是十几位以后全是噪声。xegma-delta只是一种拟合算法,用时间换精度,你可以说它只是一个伪结果

【 在 xgliu980701 的大作中提到: 】

: 还是有的

wkt
~~~ 2021-11-19

哪有24bit的sar的adc  没见过啊  最高见过20bit的

【 在 xgliu980701 的大作中提到: 】

: 有SAR型的24bit,几百ns,就是贵

xgliu980701
蜗牛 2021-11-19

LTC2380-24

wkt
~~~ 2021-11-19

这连20bit的adc也不如啊

“在 1.5Msps 時 SNR 的典型值為 100dB ”

【 在 xgliu980701 的大作中提到: 】

: LTC2380-24

PrimeTime
static timing analysis 2021-11-19

对,他这个也是降采样到很低的速率才能24bit

延迟小不了

【 在 wkt (~~~) 的大作中提到: 】

: 标  题: Re: 求FPGA解决方案

: 发信站: 水木社区 (Fri Nov 19 21:01:38 2021), 站内

: 这连20bit的adc也不如啊

:  “在 1.5Msps 時 SNR 的典型值為 100dB ”

: 【 在 xgliu980701 的大作中提到: 】

: : LTC2380-24

: --

darua
清晨 2021-11-22

谢谢,已经找人定制了一块,用ARM构架实现。

准备24位16位AD都试试,可能16位延时会小一些。

【 在 wkt (~~~) 的大作中提到: 】

: 这个为什么要fpga? 用个单片机就行了