CYCLONE3的lvds问题请教

maoxia
造反派 2008-07-31 字数 244

我的设计里用到了几组LVDS差分输出

看altera的手册上说,出于对电源噪声的考虑,

要求LVDS差分管脚边上要空4-5个I/O出来,

我的设计里I/O用的比较满,按照这个要求I/O就不够用了

不知道这个的影响有多大,有用过的兄弟吗?给说说

我的LVDS跑的速度不是很快,在300M以内

10 个回复
FabioCapello
在放荡中变坏,在娇吟中变态 2008-07-31

用去吧.只要你能编译过.

【 在 maoxia (造反派) 的大作中提到: 】

: 标  题: CYCLONE3的lvds问题请教

: 发信站: 水木社区 (Thu Jul 31 11:59:33 2008), 站内

: 我的设计里用到了几组LVDS差分输出

: 看altera的手册上说,出于对电源噪声的考虑,

: 要求LVDS差分管脚边上要空4-5个I/O出来,

: 我的设计里I/O用的比较满,按照这个要求I/O就不够用了

: 不知道这个的影响有多大,有用过的兄弟吗?给说说

: 我的LVDS跑的速度不是很快,在300M以内

: --

quantins
昆丁丝儿 2008-07-31

应该不会那么娇嫩,试试呗不行再说

【 在 maoxia (造反派) 的大作中提到: 】

: 我的设计里用到了几组LVDS差分输出

: 看altera的手册上说,出于对电源噪声的考虑,

: 要求LVDS差分管脚边上要空4-5个I/O出来,

: ...................

sanlu
sanlu 2008-07-31

要考虑一个bank内的VCC和GND有几对

差分对多,频率又比较高的时候,可能电流供不上

我的设计里用到了几组LVDS差分输出

看altera的手册上说,出于对电源噪声的考虑,

要求LVDS差分管脚边上要空4-5个I/O出来,

我的设计里I/O用的比较满,按照这个要求I/O就不够用了

不知道这个的影响有多大,有用过的兄弟吗?给说说

我的LVDS跑的速度不是很快,在300M以内

【 在 maoxia (造反派) 的大作中提到: 】

swping
狮子 2008-07-31

好像记得有些限制的,当时器件选型的时候就是考虑到A家对pin的限制过多最后选择了

X的,即使在X,我一般每个bank不超过9对LVDS,比较害怕供电不足,现在LVDS跑在DDR

400MHz(800bps)的性能还是很不错的

【 在 sanlu (三鹿酸酸乳) 的大作中提到: 】

: 要考虑一个bank内的VCC和GND有几对

: 差分对多,频率又比较高的时候,可能电流供不上

: 我的设计里用到了几组LVDS差分输出

: ...................

swping
狮子 2008-07-31

还是要注意供电的问题

【 在 maoxia (造反派) 的大作中提到: 】

: 我的设计里用到了几组LVDS差分输出

: 看altera的手册上说,出于对电源噪声的考虑,

: 要求LVDS差分管脚边上要空4-5个I/O出来,

: ...................

flyingcowboy
敢笑“敢笑杨过不痴情”不痴情 2008-07-31

啥器件?

是普通IO对

还是GTP?

【 在 swping (狮子) 的大作中提到: 】

: 好像记得有些限制的,当时器件选型的时候就是考虑到A家对pin的限制过多最后选择了

: X的,即使在X,我一般每个bank不超过9对LVDS,比较害怕供电不足,现在LVDS跑在DDR

:  400MHz(800bps)的性能还是很不错的

oBigeyes
雾里看花 2008-07-31

编译通不过

【 在 maoxia (造反派) 的大作中提到: 】

: 我的设计里用到了几组LVDS差分输出

: 看altera的手册上说,出于对电源噪声的考虑,

: 要求LVDS差分管脚边上要空4-5个I/O出来,

: ...................

sbell
sbell 2008-08-01

电流不存在问题。人家都说了是干扰的问题。

要考虑一个bank内的VCC和GND有几对

差分对多,频率又比较高的时候,可能电流供不上

【 在 maoxia (造反派) 的大作中提到: 】

我的设计里用到了几组LVDS差分输出

看altera的手册上说,出于对电源噪声的考虑,

要求LVDS差分管脚边上要空4-5个I/O出来,

我的设计里I/O用的比较满,按照这个要求I/O就不够用了

不知道这个的影响有多大,有用过的兄弟吗?给说说

我的LVDS跑的速度不是很快,在300M以内

【 在 sanlu (三鹿酸酸乳) 的大作中提到: 】

maoxia
造反派 2008-08-02

试了一下果然编译不过,I/O的电平设为3.3LVTTL的话,还不能放在一个BANK

这下不爽了,BGA封装的,方圆5pin都不能用,得改方案了.

可是我PCB画了大部分了都,郁闷啊...

【 在 oBigeyes (以不变应万变) 的大作中提到: 】

: 编译通不过

jiahw
<ENTER> 2008-08-05

3.3v当然过不了了

LVDS要求2.5V

其实吧toggle rate改为0是可以骗过quaruts到pin限制编译成功的

【 在 maoxia (造反派) 的大作中提到: 】

: 试了一下果然编译不过,I/O的电平设为3.3LVTTL的话,还不能放在一个BANK

: 这下不爽了,BGA封装的,方圆5pin都不能用,得改方案了.

: 可是我PCB画了大部分了都,郁闷啊...

: ...................