台积电7nm比Intel的10nm的工艺差得远

zmren
一介武夫 07月29日 字数 565

intel的优势在于工艺而不是设计,这一点非业内人士不会懂

Intel一直坚持以每平方毫米的晶体管数量(密度)作为定义先进工艺节点的基础。在英特尔看来,10nm工艺的芯片,逻辑晶体管密度要达到100.76MTr/mm,即每平方毫米内包含超过1亿个晶体管。

而台积电的7nm芯片,晶体管密度是多少?早期7nm HPC阶段仅有60.3MTr/mm的晶体管密度,即每平方毫米内含6030万个晶体管,只有英特尔的60%。后来改良了下,(第3代锐龙处理器及Navi GPU阶段)也就91.2MTr/mm的水平。

就好比RSIC和ASIC能比吗?

Intel放弃移动芯片转向服务器芯片和GPU芯片和AI芯片

是明智的选择,未来是大数据和AI年代,移动芯片已经

是红海,终将是过去式。

ITExpress IT业界特快
18 个回复
jinlixishui
锦鲤吸水 07月29日

今年的华为1020和苹果A14是5nm了

请问你跪舔的牙膏厂10nm工艺在哪里?

ppt当然比台积电强啦,阿三嘛,做ppt是天赋,华人永远比不了

【 在 zmren 的大作中提到: 】

: intel的优势在于工艺而不是设计,这一点非业内人士不会懂

: Intel一直坚持以每平方毫米的晶体管数量(密度)作为定义先进工艺节点的基础。在英特尔看来,10nm工艺的芯片,逻辑晶体管密度要达到100.76MTr/mm,即每平方毫米内包含超过1亿个晶体管。

: 而台积电的7nm芯片,晶体管密度是多少?早期7nm HPC阶段仅有60.3MTr/mm的晶体管密度,即每平方毫米内含6030万个晶体管,只有英特尔的60%。后来改良了下,(第3代锐龙处理器及Navi GPU阶段)也就91.2MTr/mm的水平。

: ...................

zmren
一介武夫 07月29日

台积电的5nm是RISC的工艺,非面向服务器领域的

台积电能真正生产出ASIC的5nm工艺再说

【 在 jinlixishui 的大作中提到: 】

: 今年的华为1020和苹果A14是5nm了

: 请问你跪舔的牙膏厂10nm工艺在哪里?

: ppt当然比台积电强啦,阿三嘛,做ppt是天赋,华人永远比不了

: ...................

jinlixishui
锦鲤吸水 07月29日

你懂个狗屁工艺,等华为和苹果生产完了,台积电可以马上把5nm产能给按摩店生产Zen

明年就是你跪舔的牙膏厂吃屎元年

【 在 zmren 的大作中提到: 】

: 台积电的5nm是RISC的工艺,非面向服务器领域的

: 台积电能真正生产出ASIC的5nm工艺再说

zmren
一介武夫 07月29日

@ gx4301 @gx4301 投诉jinlixishui 粗俗,骂人

【 在 jinlixishui 的大作中提到: 】

: 你懂个狗屁工艺,等华为和苹果生产完了,台积电可以马上把5nm产能给按摩店生产Zen

: 明年就是你跪舔的牙膏厂吃屎元年

: ...................

kunseng
kunseng 07月29日

看看呗,看看台积电能不能完成intel无法完成的7nm,反正我觉得这就是说给中国听的,假的很

【 在 zmren (一介武夫) 的大作中提到: 】

:  台积电的5nm是RISC的工艺,非面向服务器领域的

:  台积电能真正生产出ASIC的5nm工艺再说

:  【 在 jinlixishui 的大作中提到: 】

:  : 今年的华为1020和苹果A14是5nm了

mem
Memory for ever 07月29日

现在还有人在吹嘘Intel几年前怼台积电的10nm,连Intel自己恐怕都不好意思了。先进

的工艺除了晶体管密度,还有性能、功耗、成本。Intel工艺再不提高,就要被AMD打趴

下了。现在只能走下策工艺外包,也意味着Intel自己的工艺会越来越落后,直到被自己

完全抛弃。

【 在 zmren (一介武夫) 的大作中提到: 】

: intel的优势在于工艺而不是设计,这一点非业内人士不会懂

: Intel一直坚持以每平方毫米的晶体管数量(密度)作为定义先进工艺节点的基础。在英特尔看来,10nm工艺的芯片,逻辑晶体管密度要达到100.76MTr/mm,即每平方毫米内包含超过1亿个晶体管。

: 而台积电的7nm芯片,晶体管密度是多少?早期7nm HPC阶段仅有60.3MTr/mm的晶体管密度,即每平方毫米内含6030万个晶体管,只有英特尔的60%。后来改良了下,(第3代锐龙处理器及Navi GPU阶段)也就91.2MTr/mm的水平。

: ...................

k2885
延途 07月30日

每一个判断靠谱

【 在 zmren 的大作中提到: 】

: intel的优势在于工艺而不是设计,这一点非业内人士不会懂

: Intel一直坚持以每平方毫米的晶体管数量(密度)作为定义先进工艺节点的基础。在英特尔看来,10nm工艺的芯片,逻辑晶体管密度要达到100.76MTr/mm,即每平方毫米内包含超过1亿个晶体管。

: 而台积电的7nm芯片,晶体管密度是多少?早期7nm HPC阶段仅有60.3MTr/mm的晶体管密度,即每平方毫米内含6030万个晶体管,只有英特尔的60%。后来改良了下,(第3代锐龙处理器及Navi GPU阶段)也就91.2MTr/mm的水平。

: ...................

veriloghdl
猥琐的工程师 07月30日

阿三都走了吧

【 在 zmren 的大作中提到: 】

: intel的优势在于工艺而不是设计,这一点非业内人士不会懂

: Intel一直坚持以每平方毫米的晶体管数量(密度)作为定义先进工艺节点的基础。在英特尔看来,10nm工艺的芯片,逻辑晶体管密度要达到100.76MTr/mm,即每平方毫米内包含超过1亿个晶体管。

: 而台积电的7nm芯片,晶体管密度是多少?早期7nm HPC阶段仅有60.3MTr/mm的晶体管密度,即每平方毫米内含6030万个晶体管,只有英特尔的60%。后来改良了下,(第3代锐龙处理器及Navi GPU阶段)也就91.2MTr/mm的水平。

: ...................

alextooter
来了 07月30日

我一直说,中国打败美帝的希望在于阿三

白人提拔太多的阿三做接班人了,然后美国各行各业都没有然后了,中国不战而胜

kongniao
空鸟 07月30日

这么一解释我就明白英特尔为什么不行了,原来真的是点错了科技树

【 在 zmren 的大作中提到: 】

: intel的优势在于工艺而不是设计,这一点非业内人士不会懂

: Intel一直坚持以每平方毫米的晶体管数量(密度)作为定义先进工艺节点的基础。在英特尔看来,10nm工艺的芯片,逻辑晶体管密度要达到100.76MTr/mm,即每平方毫米内包含超过1亿个晶体管。

: 而台积电的7nm芯片,晶体管密度是多少?早期7nm HPC阶段仅有60.3MTr/mm的晶体管密度,即每平方毫米内含6030万个晶体管,只有英特尔的60%。后来改良了下,(第3代锐龙处理器及Navi GPU阶段)也就91.2MTr/mm的水平。

: ...................

tgfbeta
右旋肉碱 07月30日

你敢不敢把RISC的全称写出来?

【 在 zmren (一介武夫) 的大作中提到: 】

: 台积电的5nm是RISC的工艺,非面向服务器领域的

: 台积电能真正生产出ASIC的5nm工艺再说

hitzhabc
hitzhabc 07月30日

哈哈,这么较真干嘛…

【 在 tgfbeta (右旋肉碱) 的大作中提到: 】

:  你敢不敢把RISC的全称写出来?

:  【 在 zmren (一介武夫) 的大作中提到: 】

:  : 台积电的5nm是RISC的工艺,非面向服务器领域的

theonlyone
唯一 每天有点进步,少浪费时间 07月30日
hitzhabc
hitzhabc 07月30日

农企出双核的时候,intel说用不到,后来自己拼了一个,然后说自己架构先进,可以直接拼。农企出64位cpu的时候,intel说64位用不到,然后也开始做64位。台积电搞出7纳米的时候,intel说还不如他家的10纳米。结果14纳米后面都那么多加号了,10纳米才能量产。产能和良率还一直成问题,结果台积电5纳米今年都开始出货了。  intel的体量和运营让它在若干次点错科技树的情况下,依然处于优势地位,不知道这种机会还能有几次。

【 在 tgfbeta (右旋肉碱) 的大作中提到: 】

:  你敢不敢把RISC的全称写出来?

:  【 在 zmren (一介武夫) 的大作中提到: 】

:  : 台积电的5nm是RISC的工艺,非面向服务器领域的

liyiyouwanan
liyiyouwanan 07月30日

intel依靠垄断地位干翻risc

导致人类退步若干年

【 在 hitzhabc (hitzhabc) 的大作中提到: 】

: 农企出双核的时候,intel说用不到,后来自己拼了一个,然后说自己架构先进,可以直接拼。农企出64位cpu的时候,intel说64位用不到,然后也开始做64位。台积电搞出7纳米的时候,intel说还不如他家的10纳米。结果14纳米后面都那么多加号了,10纳米才能量产。产能和良率还

rtossystem
可re啊 07月30日

这说的是啥啊

iyama
:- 07月30日

开始信阿三的PPT啦?

【 在 zmren 的大作中提到: 】

: intel的优势在于工艺而不是设计,这一点非业内人士不会懂

: Intel一直坚持以每平方毫米的晶体管数量(密度)作为定义先进工艺节点的基础。在英特尔看来,10nm工艺的芯片,逻辑晶体管密度要达到100.76MTr/mm,即每平方毫米内包含超过1亿个晶体管。

: 而台积电的7nm芯片,晶体管密度是多少?早期7nm HPC阶段仅有60.3MTr/mm的晶体管密度,即每平方毫米内含6030万个晶体管,只有英特尔的60%。后来改良了下,(第3代锐龙处理器及Navi GPU阶段)也就91.2MTr/mm的水平。

: ...................

greynet
greynet 07月30日

还在死鸭子嘴硬

【 在 zmren 的大作中提到: 】

: intel的优势在于工艺而不是设计,这一点非业内人士不会懂

: Intel一直坚持以每平方毫米的晶体管数量(密度)作为定义先进工艺节点的基础。在英特尔看来,10nm工艺的芯片,逻辑晶体管密度要达到100.76MTr/mm,即每平方毫米内包含超过1亿个晶体管。

: 而台积电的7nm芯片,晶体管密度是多少?早期7nm HPC阶段仅有60.3MTr/mm的晶体管密度,即每平方毫米内含6030万个晶体管,只有英特尔的60%。后来改良了下,(第3代锐龙处理器及Navi GPU阶段)也就91.2MTr/mm的水平。

: ...................

Bragi
Bragi 07月31日

你这田忌赛马啊,intel的HPC工艺一样达不到理论密度。14nm++HPC工艺才21Mtr/mm,还好意思拿出来说。而麒麟的7nmeuv都妥妥的100MTr/mm。

【 在 zmren 的大作中提到: 】

: intel的优势在于工艺而不是设计,这一点非业内人士不会懂

: Intel一直坚持以每平方毫米的晶体管数量(密度)作为定义先进工艺节点的基础。在英特尔看来,10nm工艺的芯片,逻辑晶体管密度要达到100.76MTr/mm,即每平方毫米内包含超过1亿个晶体管。

: 而台积电的7nm芯片,晶体管密度是多少?早期7nm HPC阶段仅有60.3MTr/mm的晶体管密度,即每平方毫米内含6030万个晶体管,只有英特尔的60%。后来改良了下,(第3代锐龙处理器及Navi GPU阶段)也就91.2MTr/mm的水平。

: ...................