• 终于,我也来饭米粒求助了

    水木上我觉得最接地气的就是饭米粒版了,第一次在这个版上发文,求大家拍我。

    问题出在丈母娘身上,她和家里所有人都说不到一块儿去,她的老公,我老婆,和我。

    先说几个小事吧。

    1. 老婆都三十的人了,丈母娘还给老婆买衣服。去年买了一条也就她老人家能穿出去

    的裤子给老婆,据说是在离家不远的小店里买的,为了买这条裤子,丈母娘隔三差五就

    跑去和老板磨,磨了不知道多少天,老板实在受不了了,就便宜卖了。买回来以后老婆

    不穿,即使在家里也觉得穿着难看,然后丈母娘就经常说,多好的裤子,为啥不穿,老

    婆出国前整理箱子的时候,丈母娘又把那条裤子拿出来让老婆带上。老婆每次都被她烦

    的要死。

    2. 去年我们买了房子,因为老婆去国外工作了,我找人装修的,我和老婆都觉得卫生

    间地砖用深色,墙砖用浅色好,我已经看好,并且和老婆商量好了,准备买了,丈母娘

    知道以后坚决不同意,说她去别人家看过了(租的小区,离我买的小区很远),人家都

    说浅色好,我问她为什么浅色好,她说浅色耐脏,而且她说人家都没听说过地砖用深色

    的,我想这都什么和什么呀,应该是深色耐脏才对,再说了,人家说什么就是什么了?

    我不同意,然后丈母娘就和我闹,闹了一两个礼拜,这件事儿我也不需要她同意,最后

    我按我的想法做了,后来她又在装地板还是贴地砖,水管用什么水管之类的问题上跟我

    闹,本来装修好几个月就搞得我精疲力尽了,整天跟她闹,我真是被烦死了。注:买房

    子的钱都是我和老婆凑的,丈母娘当时说要借20w给我们,被我们拒绝了,一是,我们

    自己够付首付,二是,不想啃老。

    3. 老丈人家房子是十年前的拆迁房,当时因为拆的急,他们就毛坯住进去了,一住就

    是十几年,到现在还是毛坯。我的新房装好了,我就想接二老过来一起住,二老也该住

    住新房,享受一下了,我跟二老说了以后,结果丈母娘直接来一句“你是不是真心

    的?”,我当时真是被雷到了,心里哇凉哇凉的,感到真是人心叵测啊。

    4. 去年10月搬进了新家,因为老婆在国外,我也不想和他们一起住,然后他们住新

    房,我一个人在外面和人合租。老两口搬家的什么把什么破烂的东西都搬进去了,我忍

    了,反正我又不住,我给次卧买的六七千的床和床垫,老两口随便铺了张旧的床单就住

    上了,我一直觉得他们每个像样的四件套,完全不像住新房的样子,就买了套新的四件

    套,趁他们回老家的时候洗好给晾上,这两天他们回来,我打电话说是给他们买的,让

    他们换上,结果丈母娘眼睛尖,说不是纯棉的,我说明明是100%棉,怎么就不是纯棉

    呢,结果是因为她发现被套里面写了一行小字“棕榈棉”,我也不知道什么棕榈棉不棕

    榈面的,反正挺好看的,摸起来很舒服,但是她不答应,说要盖我盖,他们才不要,我

    真是无语

    。。。。。。。

    凡此种种,各种小事闹矛盾的,我根本就无法预料她会在什么地方跟我起矛盾,所以我

    都不敢跟她说话。现在老婆在国外,他们住新房,我在外租房,我想今年租房到期以后

    就搬回新房,但是我不想和他们住一起,不知道怎么能把二老请走,我虽然觉得不孝,

    但是我是在不想和他们同住,大家拍我吧,顺便帮我出出主意,怎么破?感激万分!

    2014-01-19
  • Re: 我和小伙伴们都惊呆了----我与尚品宅配不得不说那点事

    支一招,打个横幅挑五一十一节假日去店里跟他们闹,不信他们不处理。我有同学买了沙

    发放了半年味道还很大,要求退货,也是各种推诿,最后说出400块运费就退,我同学还

    觉得冤,最后威胁不退就五一打横幅去他们店闹,卖家才妥协说出100块运费退,最后花

    了100运费退了。

    屋装修采用尚品宅配,花费共5万余元。去年6月在北京红星美凯龙签订合同,10月家具进

    场,后因气味过大一直闲置,至今已近一年,机会成本早已超过家具总价(全屋一年租金

    远远不止5万),于是下定决心全部拆除,顺便八一八我跟尚品宅配的奇葩故事。

    【 在 sunnyboy03 (没想好 ) 的大作中提到: 】

    : 我和小伙伴们都惊呆了

    :        —我与尚品宅配不得不说那点事

    : 背景介绍:本人上班族,在北京奋斗数年终于啃老+贷款买房,家里2室1厅共70平,全

    : ...................

    2013-08-15
  • 露台地砖贴得坡度太大

    有个露台,长3.5m,宽2m,下水在一个角上,工人为了下水好,贴地砖的时候整个露台贴

    成了斜坡,离下水角最远的地方比下水角高出8cm,斜得非常明显,看起来都有点犯晕,

    不知道这个斜度是不是符合标准,谢谢!

    2013-06-12
  • Re: 洗衣机排水直通下水道,如何补救?

    直排下水道有什么问题?没有密封?

    【 在 shiyg (唯有沉默) 的大作中提到: 】

    : 已经装修好了,但是洗衣机的排水直通下水道,还没有装洗衣机,结果屋里各种

    : 奇怪的味道。没有办法,先用一个抹布给堵上了。

    : 能不能直接买个洗衣机地漏扣上?不想太麻烦了,不知道有没有简单的办法?

    : ...................

    2013-06-12
  • Re: 冰箱有左开门的么?

    谢谢!

    【 在 kylinxh (灰熊) 的大作中提到: 】

    : 不少冰箱都可以调开门位置的

    2013-04-27
  • 冰箱有左开门的么?

    好像一般都是向右开门的

    2013-04-27
  • Re: 我们家找环保局来测甲醛了, 和网上买的自测 基本吻合

    顺便求淘宝自测盒链接,谢谢!

    了, 过年 每个窗也开了10cm左右的缝儿,年后回来收尾, 期间一直 打开窗户24小时通

    风。

    【 在 ciaociao (ciaociao) 的大作中提到: 】

    : 12月初装修, 用的都是不太环保的材料, 复合地板 壁纸 板材家居, 过年大体装完

    : 所以 所有窗户全开24小时大通风 通了 2个多月了。

    : ...................

    2013-04-19
  • Re: 甲醛0.2

    0.2不是挺低的吗?看上面那个自测了,房间里都测到1.0以上了

    【 在 gcnc (晒太阳的猫) 的大作中提到: 】

    : 本来准备五一搬家的,真郁闷啊

    2013-04-19
  • Re: 水电改造问题集中营,欢迎大家来咨询!

    您好,因为卫生间离厨房太远,打算做回水,请问回水是怎么做的?效果如何呢?是不是

    很快就能出热水?谢谢!

    我的签名有违规,导致发帖也别删除,另外我也被禁闭2周,今天终于刑满释放,终于可

    以发声了,自由的感觉真好!现在有水电改造问题的朋友仍然很多,欢迎大家来探讨,我

    将尽快回复,谢谢关注!

    【 在 yufusd (渔夫) 的大作中提到: 】

    : 大家好,前段时间我开展了一个水电问题专题贴,咨询的朋友不少,前段时间可能因为

    2013-04-19
  • Re: 我们家找环保局来测甲醛了, 和网上买的自测 基本吻合

    衣柜用的生态板吧?什么牌子什么级别的?

    了, 过年 每个窗也开了10cm左右的缝儿,年后回来收尾, 期间一直 打开窗户24小时通

    风。

    【 在 ciaociao (ciaociao) 的大作中提到: 】

    : 12月初装修, 用的都是不太环保的材料, 复合地板 壁纸 板材家居, 过年大体装完

    : 所以 所有窗户全开24小时大通风 通了 2个多月了。

    : ...................

    2013-04-19
  • Re: 订的中天麒麟的一桌四椅到了

    发张照片给大家参考参考吧,我也考虑定做各种东西,橱柜呀,鞋柜呀,餐桌呀。。。好多

    【 在 commonsense (频谱) 的大作中提到: 】

    : 很满意

    : 做工不错,美中不足可能就是枣红色有些太红了,不过也在预期之中

    : 因为我其他的电视柜啥的都是棕色,不过差异不算太大。

    : ...................

    2013-01-30
  • Re: 房型修改,求建议

    嗯,你说的对,我也有这样的想法。我自己的设计的第二张图就是保留整个餐厅,方便以后需要的时候,直接把餐厅做成一个房间,虽然进出厨房要通过,但是也只能这样了。谢谢你!

    【 在 commonsense (频谱) 的大作中提到: 】

    : 不会啊,直接餐厅南边栏个墙就行了,或者用推拉门,白天都开着

    : 送菜出来就在屋里面走就行了,你想两居改三居就不可能那么完美的。

    2013-01-30
  • Re: 房型修改,求建议

    这样要在现在厨房的门口留出至少八九十厘米宽的走廊给厨房专用,改出来的小房间只有一米七左右的宽度,感觉有点太挤了

    【 在 commonsense (频谱) 的大作中提到: 】

    : 可以把餐厅做成小房间,餐厅移到第四张图的位置

    : 厨房还是得原来那个位置

    2013-01-30
  • Re: 房型修改,求建议

    找过装修公司,说能改,但是肯定是要花点银子的,煤气管道要找煤气公司改,关键下水是个问题,容易堵,所以只是YY一下,主要还是考虑两房

    【 在 smileguy (不知名的孩子A) 的大作中提到: 】

    : 三居格局那个……厨房不是想挪就能挪的吧……

    2013-01-30
  • 房型修改,求建议
    loading ...
    loading ...
    loading ...
    loading ...

    新房,两房两厅一卫。修改目的和原则:避免大门正对卫生间门,避免将整块区域划成一小块一小块儿的。附图尺寸不太准确,但是大体不差。

    用途:我们刚刚结婚,一两年内主要就我们两个人住,两三年内打算要孩子,父母要过来同住,帮忙带孩子。

    a)图是原始房型;b)图是我自己的设计;c)是装修公司给的一个设计;d)是我自己设计的一个三居格局。

    版上大多是过来人,恳请多提意见,谢谢各位!

    2013-01-30
  • Cypress校园招聘清华宣讲会本周三晚上举行

    清华校友、Cypress中国研发中心总经理分享Cypress公司全球和中国研发中心信息;清华教授,前Cypress美国公司资深工程师分享半导体行业工作经验和职业发展规划。欢迎同学们现场咨询。

    时间:19:00-20:00

    地点:东主楼 9区115室

    p.s. Cypress 2012校园招聘职位信息请查询本版23818贴。

    2011-11-01
  • Cypress(塞普锐斯)半导体2011校园招聘时间地点确定

    CYPRESS 2012校园宣讲安排

    此次校招面向全国各地优秀毕业生,会在清华大学和北京大学进行校园宣讲。宣讲后安排了座谈或者笔试,欢迎同学们报名参加!

    报名方式:发送简历及应聘职位名称 到Chinarecruit@cypress.com.  请注明希望报名参加哪场宣讲会。

    校园宣讲安排:

    学校        日期              时间                                     地点        内容

    清华大学    11月2日          19:00-20:00                    东主楼 9区115室    宣讲+座谈

    北京大学    11月3日          19:00-21:00                    理科2号楼2135室    宣讲+笔试

    注意:笔试将在北京大学宣讲后现场统一举行,请所有参加笔试的同学带好文具和打印版的简历一份并现场提交。

    招聘职位:(职位具体说明见7658贴)

    ASIC Design Engineer (Shanghai)

    ASIC Verification Engineer (Shanghai)

    Application Engineer (Shanghai /Shenzhen)

    2011-10-20
  • CYPRESS(塞普锐思)半导体公司2011年校园招聘

    美国CYPRESS半导体公司

    塞普锐思公司总部位于美国硅谷,全球拥有4000多名员工,并于世界各主要城市设有销

    售中心。公司主要生产PSoC, USB, 存储器,时钟,图像传感器,太阳能等产品,旨在为全球消费类电子和通讯产品等提供品质优良的芯片和解决方案。目前,塞普锐思公司在可编程SoC,USB(有线和无线),存储器,通讯时钟等产品方面处于行业领先地位。基于业务的飞速增长和更好的服务于亚太客户,塞普锐思公司正在扩大在中国的研发和

    服务团队。公司位于张江集电港,包括集成电路设计,方案中心,市场和销售,Fab等。

    公司有良好的企业文化,非常注重员工的个人发展,能够提供完善的培训体系,并有出

    国培训机会。塞普锐思公司已于纽约股票交易所上市,代号"CY"。请登录公司网站了解更多信息:http://www.cypress.com

    2011年校园招聘宣讲将于11月初在清华北大进行,具体时间地点稍后通知,欢迎应届毕

    业生参加、投递简历。简历请投至chinarecruit@cypress.com

    We offer competitive salary and benefits package and systemic employee

    training plans.

    Including:

    Competitive salary

    Stock options

    Excellent medical insurance plan

    New product revenue bonus

    Extensive training programs covering both technology and management

    skills

    To apply, send your resume together with below info to

    chinarecruit@cypress.com

    GPA: (4分满分)

    Ranking:(系排名,单位为%)

    Desired location:(期望工作地,上海/深圳)

    Source:(从什么渠道了解的招聘信息)

    Job Title:

    ASIC Design Engineer

    Location: Shanghai, China

    Job Description:

    As a logic designer, will be responsible for IP and full-chip RTL/logic

    design. He will be involved in all phases of the development, including spec definition, RTL coding, verification closure, synthesis, DFT, STA, etc.

    Summary of Duties/Responsibilities:

    Design Spec Definition: after get marketing requirement, be able to

    convert it into design spec with feature list, block diagram, input/output

    definition, performance analysis, die size estimation, etc.

    IP design: be able conduct feasibility study, micro-architecture design, and RTL coding

    Digital IC BE implementation: be able to run synthesis and DFT insertion tool with power aware constraints,  need to analysis synthesis log and dft coverage using ATPG tool,

    Will be involved in STA for timing sign-off,

    Will work with verification engineer to setup verification plan, and debug for verification closure.

    Job Requirements:

    Very good English skills

    Hard working and team player

    Takes initiative and sets high goals

    Smart and confident

    Self starter & ability to work in a team environment as an individual

    contributor

    Track record of planning and delivering own work completely and on time

    Education & Work Experience:

    Master’s Degree or above in EE/CE

    Experience with Verilog logic design is a must

    Experience with synthesis/sta tool is a must

    Proficiency in one of script language, such as Perl, Tcl, will be a plus

    Experience with logic verification will be a plus,

    Knowledge of ARM CPU, AMBA bus, I2C/SPI/UART interface will be a plus,

    Job Title:

    ASIC Verification Engineer

    Location: Shanghai, China

    Job Description:

    Will be a member of logic verification team. Primary responsibility will be

    test bench development and verification of RTL logic designs. He will also be involved in the development of industry leading-edge OVM/UVM verification methodology for Cypress PSoC product

    Summary of Duties/Responsibilities:

    Requirements analysis. Must be able to effectively reduce system and IC

    module specifications into written verification requirements (development of verification plans, detailed specifications, test bench functional requirements, test vectors, etc.)

    Design of System-Verilog/OVM test benches for efficient and flexible use

    by self and others.

    Verification of RTL logic designs and reporting of functional simulation and code coverage results.

    Assist logic/RTL designers with debug efforts to achieve full functionality and code coverage metrics of IC designs.

    Document test bench designs and participate in design reviews in

    accordance with department development process and company quality standards.

    Test bench support, maintenance and user training.

    Job Requirements:

    Very good English skills

    Hard working and team player

    Takes initiative and sets high goals

    Smart and confident

    Self-starter & ability to work in a team environment as an individual

    contributor

    Education & Work Experience:

    Master’s Degree or above in EE/CE

    Proficiency in one of script language, such as Perl, Tcl

    Experience with Verilog logic design is a must

    Experience with test bench development and behavioral functional model

    development is a must,

    Knowledge of ARM CPU, AMBA bus, I2C/SPI/UART interface will be a plus,

    Familiar with System-Verilog will be a big plus

    Experience with VMM/OVM/UVM will be a big plus

    Job Title:

    Application Engineer

    Location: Shenzhen, China

    Job Description:

    Developing solutions by award-winning Cypress PSoC(programmable SoC) and other silicon

    Developing HW/FW according to key customer’s new product concepts

    Developing reference design, evaluation kits, development kits for new IC chips

    Technical support to marketing colleagues on new application exploration

    Other application related technical support to IC engineer, Sales, FAE

    etc,

    Switch to AE or FAE position according to personal interesting after 1

    year training

    Job Requirements:

    Excellent fundamental knowledge on both analog and digital circuit

    Solid “C”  and assembly language

    Experience on at least 2 CPUs among MCU, ARM, DSP etc.,

    Experience on I2C, SPI, RS232 and other MCU related interfaces

    Fluent in English (as working language)

    Smart, honest, innovative and confident

    Initiative and goal-driven

    Customer service orientated

    Minimum Education & Work Experience:

    Major in EE/CE or related

    Bachelor Degree with 1-2 years working experience OR,

    new graduates with master degree

    Job title:

    Applications Engineer

    Location: Shanghai, China

    Contact Email:

    chinarecruit@cypress.com

    Job Description:

    Provide Technical Support to Cypress Products (Programmable System on

    Chip (PSoC), Memory, USB, Clocks, and Ext.) customers via Online case

    management system by debugging customer’s Electronic hardware, firmware and software issues.

    Provide self and customer feedback on Documentation, Development Tools,

    and Silicon to appropriate teams.

    Create High Quality Content - Knowledge Base, FAQ’s, White Papers,

    Technical Briefs and Articles, Example projects, Application notes.

    Training for Customers / Partners.

    Job Requirements:

    Good embedded microcontroller (8-bit, 16-bit, 32-bit)/embedded control

    application familiarity.

    Ability to analyze and debug analog, digital and micro-controller

    circuits.

    Ability to write and debug software in C and/or assembler.

    Good Communication Skills.

    Good English and Mandarin skills– Verbal and Written.

    Ability to multi-task, Thrive on Problem Solving.

    Good team player - work in cross-functional teams involving designers,

    software developers, product test and assembly engineers.

    Minimum Education & Work Experience:

    New College Graduates

    Master Degree in EE/CE

    2011-10-17
  • Re: 请教关于SV标准中的一些描述的理解

    对,每个timescale都有一个作用域,会对在它之后定义的模块产生影响。每个模块的timescale会受文件编译顺序的影响。

    BTW,最近遇到一个timeunit的问题,研究了一下sv中相关标准和vcs中的实现,发现一个简单的问题被弄得实在太复杂了。最让人不能接受的是时间常量在仿真的时候会受到timeunit以及timescale的影响,你定义了一个1ns,实际仿真可能跑的可能根本不是1ns,真是ft。。。

    【 在 hfly47 (hfly47) 的大作中提到: 】

    : 纠正一点,timescale即使对Verilog来说,也不是全局的

    2011-04-16
  • Re: 请教关于SV标准中的一些描述的理解

    总结下来,我觉得有些概念用得比较随意,比如SV中定义的compilation unit指一起编译的所有文件组成的集合,有些地方实际指的却是一个module/program/pacakge/...这才有了snps那句话;还有scope,其实有global scope和local scope之分,比如一个compilation unit组成一个global scope,其中的一个module内部可以说是一个local scope,有时候文档里不加区分讲出来,容易混淆。

    Anyway, 谢谢指点啊!

    【 在 LeuSe (还是太冲动啊) 的大作中提到: 】

    : 对,笔误。

    : unit是定义,就叫这个名字而已。

    2011-04-14